131 1300 0010
富昌電子（Future Electronics）一直致力于以專業(yè)的技術(shù)服務(wù)，為客戶打造個(gè)性化的解決方案，進(jìn)而縮短產(chǎn)品的設(shè)計(jì)周期、加快行業(yè)發(fā)展的步伐。在第三代半導(dǎo)體的實(shí)際應(yīng)用領(lǐng)域，富昌電子結(jié)合自身的技術(shù)、項(xiàng)目經(jīng)驗(yàn)積累，著筆SiC相關(guān)設(shè)計(jì)的系列文章，希望能給到大家一定的參考，并期待與您進(jìn)一步的交流。
本文作為系列文章的第五篇，主要針對(duì)SiC?MOSFET相關(guān)應(yīng)用中的EMI改善方案做一些探討。
對(duì)設(shè)計(jì)人員而言，成功應(yīng)用 SiC MOSFET 的關(guān)鍵在于深入了解 SiC MOSFET 獨(dú)有的工作特征及其對(duì)設(shè)計(jì)的影響。SiC MOSFET的快速開(kāi)關(guān)速度，高額定電壓和低RDS(on)使其對(duì)于不斷尋求在提高效率和功率密度的同時(shí)，保持系統(tǒng)簡(jiǎn)單性的電源設(shè)計(jì)人員具有很高的吸引力。但是，由于高壓及超快的開(kāi)關(guān)速度帶來(lái)的超高di/dt，dv/dt，會(huì)通過(guò)系統(tǒng)的雜散電感，電容形成干擾，比如SiC MOSFET過(guò)高的開(kāi)關(guān)速度會(huì)引起Vds振鈴尖峰，因而產(chǎn)生EMI。
寄生電感是SiC MOSFET Vds尖峰和振鈴的主要原因。SiC MOSFET的快速開(kāi)關(guān)速度會(huì)導(dǎo)致較高Vds尖峰和較長(zhǎng)的振鈴時(shí)間。這種尖峰會(huì)降低設(shè)備的設(shè)計(jì)裕量，并且較長(zhǎng)的振鈴時(shí)間會(huì)引入EMI。在大電流情況下，該現(xiàn)象更加明顯。
判斷EMI是否來(lái)源于di/dt與dv/dt，以及采用合適的、有針對(duì)性的方案就顯得尤為重要，常見(jiàn)的EMI解決方案技術(shù)如下:
1, 通過(guò)使用高柵極電阻（Rgon， Rgoff）來(lái)實(shí)現(xiàn)降低通過(guò)器件的電流變化率（dI/dt）. 高的Rg會(huì)顯著增加開(kāi)關(guān)損耗, 需要在效率和EMI平衡。
2，通過(guò)使用門(mén)極漏極電容Cgd來(lái)降低器件Vds的電壓變化率（dv/dt), 高的Cgd同樣會(huì)增加開(kāi)關(guān)損耗, 需要在效率和EMI平衡。
3， 降低功率環(huán)路的雜散電感，最大限度縮短導(dǎo)線長(zhǎng)度，降低?PCB布局的電感（如將柵極驅(qū)動(dòng)器放在盡可能靠近 MOSFET 的位置，并使用疊接式導(dǎo)線幾何形狀而不是并排(共平面)幾何形狀），也是改善EMI的有效方法，需要在最小間距和間隙安全規(guī)定平衡。
4，使用新的封裝如貼片低引線電感（如圖一），封裝電感是決定切換時(shí)間的關(guān)鍵參數(shù)，而切換時(shí)間與開(kāi)關(guān)速度和EMI等密切相關(guān)，需要在的封裝和熱性能平衡。
5，新的數(shù)控技術(shù)（如頻率抖動(dòng)， 軟開(kāi)關(guān)技術(shù)等） 對(duì)低和高頻段的EMI有好處 。
6，使用緩沖器（如RCD） 對(duì)Vds振蕩尖峰做吸收（如圖二），也能明顯改善Vds抖動(dòng)和EMI（如圖三所示測(cè)試結(jié)果），但是需要在效率和EMI平衡。相比于調(diào)節(jié)Rg，該方案相對(duì)高效。
?
結(jié)論: 以上是富昌電子與客戶工程師交流總結(jié)的EMI方案，供參考。 由于EMI的產(chǎn)生原因和機(jī)理不同，方案也不一樣，有時(shí)需要多種方案綜合評(píng)估。如需進(jìn)一步探討，請(qǐng)聯(lián)系富昌電子技術(shù)方案中心。
