131 1300 0010
1.性能指標(biāo) 模擬開(kāi)關(guān)由于采用的是集成MOS管作為開(kāi)關(guān)的器件實(shí)現(xiàn)開(kāi)關(guān)功能；由于MOS管自身物理特性，在使用的時(shí)候需要注意一下幾個(gè)性能指標(biāo)：
2.開(kāi)關(guān)速度： 模擬開(kāi)關(guān)的開(kāi)關(guān)速度一般能達(dá)到兆Hz的速度，可以快速實(shí)現(xiàn)鏈路切換。
3.開(kāi)關(guān)耐壓： 模擬開(kāi)由于其應(yīng)用的信號(hào)鏈路為*板低壓工作環(huán)境，關(guān)耐壓值一般在15v以內(nèi)；常見(jiàn)的有3.3v、5v、12v、15、等最大耐壓值；選擇時(shí)必須注意信號(hào)鏈路的最大電壓與器件最大耐壓值。
4.開(kāi)關(guān)最大電流： 模擬開(kāi)關(guān)的導(dǎo)通能夠承受的最大電流值，現(xiàn)在常見(jiàn)的模擬開(kāi)關(guān)的開(kāi)關(guān)最大電流一般在幾百毫安以內(nèi)；安培級(jí)別的模擬開(kāi)關(guān)很少。
5.導(dǎo)通電阻： 常見(jiàn)的模擬開(kāi)關(guān)的導(dǎo)通阻抗一般從幾個(gè)歐姆到100歐姆之間；在模擬信號(hào)和弱信號(hào)設(shè)計(jì)的時(shí)候使用模擬開(kāi)關(guān)必須注意這個(gè)參數(shù)。
6.關(guān)斷阻抗： 關(guān)斷阻抗代表著開(kāi)關(guān)的關(guān)斷能力，關(guān)斷好壞，一般產(chǎn)品的關(guān)斷阻抗足以達(dá)到抑制相鄰兩個(gè)信號(hào)鏈路相互干擾的能力。
集成多路模擬開(kāi)關(guān)（以下簡(jiǎn)稱多路開(kāi)關(guān)）是自動(dòng)數(shù)據(jù)采集、程控增益放大等重要技術(shù)領(lǐng)域的常用器件，其實(shí)際使用性能的優(yōu)劣對(duì)系統(tǒng)的嚴(yán)謹(jǐn)和可靠性重要影響。 關(guān)于多路開(kāi)關(guān)的應(yīng)用技術(shù)，些文獻(xiàn)上介紹有兩點(diǎn)不足：一是對(duì)器件自身介紹較多，而對(duì)器件與相關(guān)電路的合理搭配與協(xié)調(diào)介紹較少；二是原則性的東西介紹較多，而操作性的東西介紹較少。研究表明：只有正確選擇多路開(kāi)關(guān)的種類，注意多路開(kāi)關(guān)與相關(guān)電路的合理搭配與協(xié)調(diào)，保證各電路單元有合適的工作狀態(tài)，才能充分發(fā)揮多路開(kāi)關(guān)的性能，甚至彌補(bǔ)某性能指標(biāo)的欠缺，收到預(yù)期的效果。本文從應(yīng)用的角度出發(fā)，研究多路開(kāi)關(guān)的應(yīng)用技巧。目前市場(chǎng)上的多路開(kāi)關(guān)以 CMOS 電路為主，故以下的討論除特別說(shuō)明外，均針對(duì)這類產(chǎn)品。
1 “先斷后通”與“先通后斷”的選擇
目前市場(chǎng)上的多路開(kāi)關(guān)的通斷切換方式大多為“先斷后通”（Break-Before-Make）。
在自動(dòng)數(shù)據(jù)采集中，應(yīng)選用“先斷后通”的多路開(kāi)關(guān)。否則，就會(huì)發(fā)生兩個(gè)通道短接的現(xiàn)象，嚴(yán)重時(shí)會(huì)損壞信號(hào)源或多路開(kāi)關(guān)自身。然而，在程控增益 放大器 中，若用多路開(kāi)關(guān)來(lái)改變集成運(yùn)算放大器的反饋電阻，以改變放大器的增益，就不宜選用“先斷后通”的多路開(kāi)關(guān)。否則，放大器就會(huì)出現(xiàn)開(kāi)環(huán)狀態(tài)。放大器的開(kāi)環(huán)增益極高，易破壞電路的正常工作，甚至損壞元器件，一般應(yīng)予避免。
2 選擇合適的傳輸信號(hào)輸入方式
傳輸信號(hào)一般有單端輸入和差動(dòng)輸入兩種方式，分別適用于不同的場(chǎng)合。
單端輸入方式如圖1所示，即把所有信號(hào)源一端接同一信號(hào)地，信號(hào)地與ADC等的模擬地相接，各信號(hào)源的另一端分別接多路開(kāi)關(guān)。圖中Vs為傳輸信號(hào)，Vc為系統(tǒng)中的共模干擾信號(hào)。
6
圖1（a）接法的優(yōu)點(diǎn)是無(wú)需減少一半通道數(shù)，也可保證系統(tǒng)的共模抑制能力；缺點(diǎn)是僅適用于所有傳輸信號(hào)均參考一個(gè)公共電位，且各信號(hào)源均置于同樣的噪聲環(huán)境下，否則會(huì)引入附加的差模干擾。
圖1（b）接法適用于所有傳輸信號(hào)相對(duì)于系統(tǒng)模擬公共地的測(cè)量，且信號(hào)電平明顯大于系統(tǒng)中的共模干擾。其優(yōu)點(diǎn)是可得到最多的通道數(shù)，缺點(diǎn)是系統(tǒng)基本失去了共模抑制能力。
差動(dòng)輸入方式如圖2所示，即把所有信號(hào)源的兩端分別接至多路開(kāi)關(guān)的輸入端。其優(yōu)點(diǎn)是抗共模干擾的能力強(qiáng)，缺點(diǎn)是實(shí)際通道數(shù)只有單端輸入方式的一半。當(dāng)傳輸信號(hào)的信噪比較低時(shí)，必須使用差動(dòng)輸入方式。
3 減小導(dǎo)通電阻的影響
多路開(kāi)關(guān)的導(dǎo)通電阻RON（一般為數(shù)10Ω至1kΩ左右）比機(jī)械開(kāi)關(guān)的接觸電阻（一般為mΩ量級(jí)）大得多，對(duì)自動(dòng)數(shù)據(jù)采集的信號(hào)傳輸精度或程控制增益放大的增益影響較明顯，而且RON通道隨電源電壓高低、傳輸信號(hào)的幅度等的變化而變化，因而其影響難以進(jìn)行后期修正。實(shí)踐中一般是設(shè)法減小RON來(lái)降低其影響。
以CD4051為例，測(cè)試發(fā)現(xiàn)［1］：CD4051的RON隨電源電壓和輸入模擬電壓的變化而變化。當(dāng)VDD=5V、VEE=0V時(shí)，RON=280Ω，且隨V1的變化突變；當(dāng)VDD》10V、VEE=0V時(shí)，RON=100Ω，且隨V1的變化緩變。可見(jiàn)，適當(dāng)提高CD4051的VDD有利于減小RON的影響。必須注意：提高VDD的同時(shí)，應(yīng)相應(yīng)提高選通控制端A、B、C的輸入邏輯電平。例如：取VDD=12V（VEE=0V），可采用電源電壓上拉箝位的方法，上拉電阻的阻值取1.5kΩ以上，使選通控制端信號(hào)的有效高電平不低于6V。這樣，既保證CD4051理想導(dǎo)通（RON小，又實(shí)現(xiàn)了CMOS電平與TTL電平的轉(zhuǎn)換（μP一般為TTL電平）。
可見(jiàn)，根據(jù)具體情況，適當(dāng)提高多路開(kāi)關(guān)的電源電壓，是降低其RON影響的一種有效措施。此外，適當(dāng)提高電源電壓，還可以同時(shí)減小導(dǎo)通電阻路差ΔRON和加快開(kāi)關(guān)速度。
4 消除抖動(dòng)引起的誤差
和機(jī)械開(kāi)關(guān)類似，多路開(kāi)關(guān)在通道切換時(shí)也存在抖動(dòng)過(guò)程，會(huì)出現(xiàn)瞬變現(xiàn)象。若此時(shí)采集多路開(kāi)關(guān)的輸出信號(hào)，就可能引入很大的誤差。例如［2］：某計(jì)算機(jī)自動(dòng)數(shù)據(jù)采集與處理系統(tǒng)采集三個(gè)模擬量：水泵轉(zhuǎn)速、流量、壓力。三個(gè)模擬量對(duì)應(yīng)的TTL電平分別為：1.5454V，1.5698V、2.9394V。采集系統(tǒng)從通道1、2、3分別對(duì)這三個(gè)模擬量連續(xù)采集10次，采集結(jié)果位于1.8554～1.8603、1.5625～1.5673、1.62207～1.62695之間，其中1、3、通道的誤差很大。研究發(fā)現(xiàn)，這種誤差是由于系統(tǒng)在多路開(kāi)關(guān)通斷切換未穩(wěn)定下來(lái)就采集數(shù)據(jù)造成的。
消除抖動(dòng)的常用方法有兩種：一是用硬件電路來(lái)實(shí)現(xiàn)（硬件方法），即用RC濾波器除抖動(dòng)；另一種是用軟件延時(shí)的方法來(lái)解決（軟件方法）。在有μP的系統(tǒng)中，軟件方法較硬件方法更顯優(yōu)勢(shì)。如上例中，只要在原QuICkB ASIC 數(shù)據(jù)采集程序加入一循環(huán)語(yǔ)句來(lái)適當(dāng)延時(shí)，則采集結(jié)果位于1.5454～1.5478、1.5698～1.5722、2.9394～2.9418之間，采集精度明顯提高，采集結(jié)果正常。
5 提高切換速度
多路開(kāi)關(guān)的切換速度與其自身的結(jié)構(gòu)、工作條件以及外電路的情況都有關(guān)系。在實(shí)踐中應(yīng)注意以下幾點(diǎn)：
所有的多路開(kāi)關(guān)的平均傳輸延遲時(shí)間tpd均隨VDD的升高而減小。以CD4051為例［3］，當(dāng)VDD=5V時(shí)，tpd=720ns；當(dāng)VDD=10V時(shí)，tpd=320ns；當(dāng)VDD=15V時(shí)，tpd=240ns。可見(jiàn)，適當(dāng)提高多路開(kāi)關(guān)的電源電壓，可加快其開(kāi)關(guān)速度。
傳輸信號(hào)的信號(hào)源內(nèi)阻Rs對(duì)多路開(kāi)關(guān)的切換時(shí)間有重要影響。分析表明：在其它條件不變的情況下，切換時(shí)間近似與Rs成正比，即Rs越小，開(kāi)關(guān)的動(dòng)作就越快。所以，對(duì)高內(nèi)阻的信號(hào)源（一些傳感器就是如此），宜用阻抗變換器（如電阻跟隨器），將阻抗變低后再接入多路開(kāi)關(guān)。此外，減小Rs還可同時(shí)減小多路開(kāi)關(guān)的關(guān)斷漏電流造成的誤差。
當(dāng)系統(tǒng)需要的信號(hào)通道數(shù)較多時(shí)，宜采用圖3所示的兩級(jí)聯(lián)接方式。在圖3 中，假設(shè)系統(tǒng)共需要32個(gè)信號(hào)通道，將這32個(gè)通道分成4組，各組分別接至4個(gè)二級(jí)開(kāi)關(guān)，信號(hào)由二級(jí)
開(kāi)關(guān)輸出。設(shè)每個(gè)開(kāi)關(guān)的輸出電容為C0，則輸出總電容由32Co至大約12Co，電路的時(shí)間常數(shù)減小，開(kāi)關(guān)速度提高。此外，這種聯(lián)接方式還可以使多路開(kāi)關(guān)的總關(guān)斷漏電流由31Iz降至大約10Iz（設(shè)每個(gè)開(kāi)關(guān)的關(guān)斷漏電流為Iz），從而減小關(guān)斷漏電流造成的誤差。對(duì)上述兩種作用，通道數(shù)越多效果越顯著。當(dāng)然，這種聯(lián)接方式需要的開(kāi)關(guān)數(shù)相對(duì)多些，選通控制也相對(duì)復(fù)雜些，因而主要用于信號(hào)通道數(shù)較多的場(chǎng)合。
目前市場(chǎng)上的多路開(kāi)關(guān)以RCA、AD、SILICONIX、MOTOROLA、MAXIN等公司的產(chǎn)品多見(jiàn)，種類繁多，性能、價(jià)格差異較大（詳見(jiàn)有關(guān)公司的相關(guān)產(chǎn)品數(shù)據(jù)手冊(cè)）。選擇和使用多路開(kāi)關(guān)時(shí)，考慮的重點(diǎn)是滿足系統(tǒng)對(duì)信號(hào)傳輸精度和傳輸速度的要求，同時(shí)還必須注意以下兩點(diǎn)：第一，全面了解多路開(kāi)關(guān)的特性，否則可能出現(xiàn)難以預(yù)料的問(wèn)題。例如： CMOS 多路開(kāi)關(guān)在電源切斷時(shí)是斷開(kāi)的，而結(jié)型FET多路開(kāi)關(guān)在電源切斷時(shí)是接通的。若未注意到這一點(diǎn)，就可能因電源的通斷而損壞有關(guān)芯片。
第二，多路開(kāi)關(guān)只有與相關(guān)電路合理搭配，協(xié)調(diào)工作，才能充分發(fā)揮其性能，甚至彌補(bǔ)某些性能的欠缺。否則，片面追求多路開(kāi)關(guān)的高性能，忽略與相關(guān)電路的搭配與協(xié)調(diào)，不但會(huì)造成成本與性能指標(biāo)的浪費(fèi)，而且往往收不到預(yù)期的效果。
此外，受芯片種類或應(yīng)用場(chǎng)合的限制，在實(shí)踐中往往有多余的通道。由于多路開(kāi)關(guān)的內(nèi)部電路相互聯(lián)系，所以多余的通道可能產(chǎn)生干擾信號(hào)，必要時(shí)應(yīng)作適當(dāng)處理。例如［4］：測(cè)試多路開(kāi)關(guān)CC4097和CC4067時(shí)發(fā)現(xiàn)，所有多余通道的輸入端都必須接地，否則將產(chǎn)生干擾信號(hào)。
