131 1300 0010
1、濾波時選用電感，電容值的方法是什么？
電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時電流的反應(yīng)能力。如果LC的輸出端會有機(jī)會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲。
電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會較大。而電容的ESR/ESL也會有影響。另外，如果這LC是放在開關(guān)式電源)的輸出端時，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)對負(fù)反饋控制回路穩(wěn)定度的影響。
2、模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時LC比RC濾波效果差？
LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時濾波效果可能不如RC。但是，使用RC濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。
3、在電路板尺寸固定的情況下，如果設(shè)計中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時走線過細(xì)也使阻抗無法降低，請介紹在高速（>100MHz）高密度PCB設(shè)計中的技巧?
在設(shè)計高速高密度PCB時，串?dāng)_(crosstalk interference)確實(shí)是要特別注意的，因?yàn)樗鼘r序(timing)與信號完整性(signal integrity)有很大的影響。
以下提供幾個注意的地方：
1). 控制走線特性阻抗的連續(xù)與匹配。
2). 走線間距的大小。一般常看到的間距為兩倍線寬。可以透過仿真來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結(jié)果可能不同。
3). 選擇適當(dāng)?shù)亩私臃绞健?/p>
4). 避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。
5). 利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會增加。
在實(shí)際執(zhí)行時確實(shí)很難達(dá)到完全平行與等長，不過還是要盡量做到。除此以外，可以預(yù)留差分端接和共模端接，以緩和對時序與信號完整性的影響。
4、如何盡可能的達(dá)到EMC要求，又不致造成太大的成本壓力？
PCB板上會因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。
除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個系統(tǒng)通過EMC的要求。以下僅就PCB板的設(shè)計技巧提供幾個降低電路產(chǎn)生的電磁輻射效應(yīng)。
幾個降低電路產(chǎn)生的電磁輻射效應(yīng)
1)、盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。
2)、注意高頻器件擺放的位置，不要太靠近對外的連接器。
3)、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。
4)、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜?u>耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計所需。 5)、對外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassis ground。
6)、可適當(dāng)運(yùn)用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。
7)、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。
5、在高速PCB設(shè)計原理圖設(shè)計時，如何考慮阻抗匹配問題？
在設(shè)計高速PCB電路時，阻抗匹配是設(shè)計的要素之一。而阻抗值跟走線方式有絕對的關(guān)系， 例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會影響走線的特性阻抗值。
在這里小編一定要說的是華強(qiáng)PCB就特別注重阻抗板的生產(chǎn)資料處理和生產(chǎn)過程控制，以確保PCB成品能達(dá)到設(shè)計者要求的阻抗值。
6、在高速PCB設(shè)計時，設(shè)計者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢？
一般EMI/EMC設(shè)計時需要同時考慮輻射(radiated)與傳導(dǎo)(conducted)兩個方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分。
7、哪里能提供比較準(zhǔn)確的IBIS模型庫？
IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果。基本上IBIS可看成是實(shí)際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得，而SPICE的資料與芯片制造有絕對的關(guān)系，所以同樣一個器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會隨之而異。
也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因?yàn)闆]有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準(zhǔn)確， 只能不斷要求該廠商改進(jìn)才是根本解決之道。
8、如何選擇EDA工具？
目前的pcb設(shè)計軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價格比都不錯。PLD的設(shè)計的初學(xué)者可以采用PLD芯片廠家提供的集成環(huán)境，在做到百萬門以上的設(shè)計時可以選用單點(diǎn)工具。
