131 1300 0010
本文主要是關于CC1000電路的相關介紹，并著重射頻CC1000電路連接圖進行了詳盡的闡述。
CC1000是根據Chipcon公司的SmartRF技術，在0.35μm CMOS 工藝下制造的一種理想的超高頻單片收發通信芯片。它的工作頻帶在315、868及915MHz，但CC1000很容易通過編程使其工作在300～1000MHz范圍內。它具有低電壓（2.3～3.6V），極低的功耗，可編程輸出功率（-20～10dBm），高靈敏度（一般-109dBm），小尺寸（TSSOP-28封裝），集成了位同步器等特點。其FSK數傳可達72.8Kbps，具有250Hz步長可編程頻率能力，適用于跳頻協議；主要工作參數能通過串行總線接口編程改變，使用非常靈活。
三線串行數據口
CC1000 可通過簡單的三線串行接口（PDATA、 PCLK 和PALE） 進行編程，有36個8位配置寄存器，每個由7位地址尋址。一個完整的CC1000配置，要求發送29個數據幀，每個16位（7個地址位，1個讀/寫位和8個數據位）。PCLK 頻率決定了完全配置所需的時間。在10MHz的PCLK頻率工作下，完成整個配置所需時間少于60μs。在低電位模式設置時，僅需發射一個幀，所需時間少于2μs。所有寄存器都可讀。在每次寫循環中，16位字節送入PDATA通道，每個數據幀中7個最重要的位（A6：0）是地址位，A6是MSB（最高位），首先被發送。下一個發送的位是讀/寫位（高電平寫，低電平讀），在傳輸地址和讀/寫位期間，PALE （編程地址鎖存使能）必須保持低電平，接著傳輸8 個數據位（D7： 0），如圖3所示。表1是對各參數的說明。PDATA 在PCLK 下降沿有效。當8位數據位中的最后一個字節位D0 裝入后，整個數據字才被裝入內部配置寄存器中。經過低電位狀態下編程的配置信息才會有效，但是不能關閉電源。
微控制器通過相同的接口也能讀出配置寄存器。首先，發送7位地址位，然后讀/寫位設為低電平，用來初始化讀回的數據。接著，CC1000從尋址寄存器中返回數據。此時，PDATA 用作輸出口，在讀回數據期間（D7：0），微控制器必須把它設成三態，或者在引腳開路時設為高電平。
CC1000采用鎖相環技術，發射頻率是通過內部的頻率合成器來配置的，可配置的范圍為300～1000MHz，適合應用跳頻協議，一般可配出10或20個頻點，該芯片靈敏度為－109dBm，并可自動校準，可編程輸出功率為－20dBm～+10dBm，通信速率可達78.6Kbps。
CC1000的主要工作參數可由一個串行接口編程設定，使用非常方便并且具有靈活性。CC1000芯片的外圍元件較少，且對精度要求不高，并提供三種編碼方式與微控制器接口。所以CC1000與一個微控制器和少數幾個外接元件便可組成一個完整的RF收發系統。
上圖是CC1000的一個典型的應用電路，調節元器件C1-C13 、L1-L3、R1的參數值可使
CC1000工作在不同工作頻率（300～1000MHz）。
微控制器可以通過CC1000的串行接口（PDATA、PAlE和PCLK）對CC1000進行設置，通過CC1000的DIO完成數據的接收和發送。
圖1顯示了cc1000的簡化框圖。在接收模式下，可以將cc1000視為傳統的超外差接收機。射頻（RF）輸入信號由低噪聲放大器（LNA）放大并翻轉到混頻器中。中頻（IF）信號是通過將RF輸入信號混入混頻器而產生的。在中頻處理階段，在將信號發送到解調器之前，對信號進行放大和濾波。可選的RSSI信號和IF信號也可以通過引腳混合RSSI/IF產生。解調后，CC1000從管腳DIO輸出解調后的數字信號，通過芯片上的PCLK提供的時鐘信號完成解調信號的同步。
在發送模式中，壓控振蕩器（VCO）的輸出信號直接饋送到功率放大器（PA）中。射頻輸出是由添加到DIO腳的數據控制的，稱為FSK。這種內部T/R切換電路使得天線連接和匹配的設計更容易。它
由頻率合成器產生的本地振蕩器在接收狀態下被饋送到功率放大器。頻率合成器由晶體振蕩器（XOSC）、鑒相器（PD）、充電脈沖、VCO和分頻器（/R和/N）組成。外部晶體必須連接到XOSC引腳，只有外圍電感需要連接到VCO。（2）應用電路
當cc1000工作時，很少有外部組件。典型的應用電路如圖2所示。在配置不同的cc1000傳輸頻率時，外圍組件的參數也不同。
表1 串行接口時序說明
微控制器還可以通過相同的接口讀出配置寄存器。首先，發送7位地址位，然后將讀/寫位設置為低電平以初始化讀取數據。接下來，cc1000從可尋址寄存器返回數據。此時，PDATA被用作輸出端口，并且微控制器必須在回讀（D7:0）期間將其設置為三個狀態，或者在管腳打開時將其設置為高電平。讀取操作的時間如圖4所示。
與微控制器連接
微控制器使用3個輸出引腳用于接口（PDATA、PCLK、PALE），與PDATA相連的引腳必須是雙向引腳，用于發送和接收數據。提供數據計時的DCLK 應與微控制器輸入端相連，其余引腳用來監視LOCK 信號（在引腳CHP_OUT）。當PLL 鎖定時，該信號為邏輯高電平。圖5為P87LPC762單片機與CC1000接口示意圖。
關于射頻CC1000電路連接圖的相關介紹就到這了，如有不足之處歡迎指正。
