131 1300 0010
簡介
ADG9xx CMOS寬帶開關主要設計用來滿足工業、科研和醫用(ISM)頻段 (≥900 MHz) 信號發射器件的要求。這些器件具有低插入損耗、高端口間隔離度、低失真和低功耗等特性，因而是要求低功耗且能夠處理發射功率 (最高達16 dBm) 的許多高頻應用的理想解決方案。典型應用包括高速濾波和數據路由。
關于各器件 (ADG901,ADG902,ADG904,ADG904R,ADG918,ADG919,ADG936和ADG936R) 的完整特性，可以在數據手冊中找到，同時請參考本應用筆記。本應用筆記對有關這些器件的一些常見問題進行了釋疑。ADG9xx器件的完整列表見表1。
表1.ADG 9xx系列的主要規格特性
吸收式(匹配):具有對地50Ω端接電阻的開關;反射式:具有對地0Ω端接電阻的開關。
常見問題
電源電壓
ADG9xx產品的電源電壓范圍是多少?
AD G9xx是采用CMOS工藝制造的寬帶開關，在最高至1 GHz范圍內提供高隔離度和低插入損耗特性。這些器件采用1.65 V至2.75 V供電，且在該電壓范圍具有完整特性。VDD電源應對地完全去禍。ADG9XX評估板的VDD線路上，使用了2個10μF表貼封裝去禍擔電容，其中一個靠近DUT放置，另外還將一個100 pF陶瓷電容。
為發揮最佳性能，這些器件應當采用何種電源電壓供電?
一般而言，VDD上的電源電壓越高，則性能越佳。從各數據手冊的特性圖可以看出，電源電壓越高，插入損耗性能也越強。另外，電源電壓越高，IP3和P1dB也略有改善。但無論VDD是1.65 V還是2.75 V ,隔離度性能的變化則不明顯。泄漏性能和IDD性能在VDD較低時略有改善。
數據手冊的“絕對最大額定值”部分顯示VDD對GND為-0.5 V至+4 V,那么這些器件能采用3VVDD電源供電嗎?
這是絕對最大額定值條件，長時間在絕對最大額定值條件下工作會影響器件的可靠性。在使用壽命期間，AD G9xx系列的保證工作電壓范圍為1.65 V至2.75 V，而且其完整特性是針對該電源電壓范圍而提供的。
因此，這些器件可以采用2.75 V以上電源供電，但使用壽命無法得到保證。如上所述，電源電壓越高，器件的性能越佳，但泄漏和IDD這兩種主要特性則會略微變差。
直流性能
這些RF開關的電阻是多少?
信號損耗本質上是由導通條件下的開關電阻RON所引入的衰減決定;與源加負載電阻串聯的開關電阻RON，是在較低的工作頻率時測得的。
圖1.導通電阻與源電壓的關系
ADG9xx系列采用N-溝道MOSFET結構，這種結構與標準開關的NMOS和PMOS FET并聯結構相比，具有顯著的帶寬優勢。帶寬改善的原因在于開關尺寸更小，以及不使用P-溝道MOSFET可以大幅減小寄生電容。ADG9xx的導通電阻變化圖與N-溝道MOSFET結構的預期導通電阻曲線一致。圖1顯示了在這些器件上測得的典型導通電阻RON與輸入信號關系圖。
高關斷隔離度是如何實現的?
對寬帶應用的開關設計人員而言，當信號頻率提高至數百MHz以上時，寄生電容往往會占據主導地位，因此要實現開關關斷狀態下的高隔離度和導通狀態下的低插入損耗并非易事。
圖2.基于晶體管的典型Tx/Rx開關
ADG 9xx系列跳脫了常見開關拓撲結構的案臼，為關斷(及其相關的雜散信號)添加了對地分流路徑，使得開關在高頻時具有更高的關斷隔離度。圖2顯示，FET具有聯鎖指形布局，減小了輸入(RFx)與輸出(RFC)之間的寄生電容，從而提高了高頻時的隔離度并增強了串擾抑制能力。例如，當MN1導通形成RF1的傳導路徑時，MN2關斷且MN4導通，從而消除了RF2上的寄生電容。
為什么關斷隔離性能在較低頻率時(< 1 MHz)會下降?
在較低頻率時，有兩種機制會產生重要影響:一種是寄生二極管可能呈正偏，另一種是分流NMOS器件在應當關斷時可能發生部分導通現象。
這會影響頻率接近DC時的關斷隔離性能。這些機制將在“功率處理”部分的第二個問題中予以詳細說明，因為它們對低頻時的功率處理能力也有影響。
功率處理
什么是dBm?
dBm是指功率相對于50Ω負載上1mW功率的dB數。因此對于正弦波信號，0 dBm功率水平為: 224 mV均方根值 = 316 mV峰值 = 633 mV峰峰值。對于其它功率水平，dBm計算公式為:
dBm=10 x log(P/1 mW)=10 x log[(V rms2)/(R x 1 mW)]
其中:
Log為以10為底的對數。
R為50Ω.
那么什么是7 dBm (5 mW)輸入信號呢?對于50Ω負載，7 dBm信號對應于0.5 V均方根信號，或1.4 V峰峰值(正弦波)。類似地，16 dBm對應于1.4 V均方根或4V峰峰值。
【V P-P=Vrmsx2x√2】
這些器件如何能在無直流偏置電壓的情況下處理7 d8m輸入功率、在0.5 V直流偏置電壓的情況下處理16 d8m輸入功率（如數據手冊所示）?
對于7 dBm以上的輸入信號，應用0.5 V直流偏置電壓可以提高正弦波的最低電平，防止信號負的部分被削波或衰減。較小直流偏置電壓可以抵消較低頻率時(<100 MHz)導致功率處理能力降低的兩種效應。
圖3.NMOS結構
NMOS的內部結構如圖3所示，由位于P型基板中的兩個N型材料區組成。因此，N區與P區之間形成寄生二極管。當偏置OVDC的交流信號作用于晶體管的源極，并且Vcs大到足以接通晶體管((Vcs>Vr)時，對于輸入波形的負半周的某一部分，寄生二極管可能呈正偏。如果輸入正弦波形低于約一0.6 V，便會發生上述情況，并且二極管開始接通，導致輸入信號被削波(壓縮)，如圖4所示。該圖顯示了一個100 MHz, 10 dBm輸入信號及相應的100 MHz輸出信號。請注意，輸出信號已被削去頂端了。
圖4.0V直流偏置電壓時的100 MHz, 10 d8m輸人月俞出信號
在低頻時，輸入信號長時間低于-0.6 V電平，這對1 dB壓縮點(P1dB)有較大影響。這就解釋了導致較低頻率時功率處理能力降低的第一種機制。
在較低頻率時，如果分流NMOS器件在應當關斷時卻部分接通，則器件能處理的功率也會較低。這與上文所述寄生二極管部分接通的機制相似。這種情況下，當Vcs
在輸入信號大于7 dBm (或5 mW , 50 Ω電阻上存在1.4 V峰峰值) 的情況下使用開關時，對RF輸入信號施加一個較小直流偏置電壓(約0.5 V)便可克服上述兩種機制的影響。其原理是通過提高正弦波輸入信號的最低電平，確保寄生二極管持續呈反偏，并且在輸入信號的整個周期內，分流晶體管的Vcs永遠不會大于Vr，因而保持關斷狀態。圖5顯示了0.5V直流偏置電壓時100 MHz, 10 dBm輸入功率(50 Ω電阻上存在約2V峰峰值)的輸入與輸出信號圖。圖中清楚顯示出在100 MHz時不再發生削波或壓縮。
圖5. 0.5V直流偏置電壓的100MHz、10dBm輸入/輸出信號
如何對RF輸入施加直流偏置電壓?
為將通過輸入端上的端接電阻泄漏的電流降至最低，最好將偏置電壓施加在輸出(RFC)端上。這是最佳做法，尤其是針對低功耗便攜式應用，但如果下游電路不能處理這種直流偏置電壓，則可能需要在RF輸出端上應用隔直電容。
可以使用高于0.5V的直流偏置電壓嗎?
圖1顯示導通電阻隨著輸入信號增大而呈指數式增大。它還顯示高于0.5 V的直流信號會增加開關上的損耗，而且用戶希望導通電阻盡可能小。與標準CMOS開關一樣，作用于開關輸入的信號絕不能超過VDD電源電壓。
